首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
10
> 设计一个基于VHDL的数字电子钟
设计一个基于VHDL的数字电子钟
更新:
2024-05-18 08:04:01
大小:
316KB
推荐:
★★★★★
来源:
网友上传分享
类别:
嵌入式 - 课程资源
格式:
DOC
反馈 / 投诉
文件下载
资源介绍
能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有复位、整点报时提示、定时闹钟等功能 在软件工具平台上,进行VHDL语言的各模块编程输入、编译实现和仿真验证。
上一篇:
用三片74LS90构成150进制计数器—清零法
下一篇:
浅谈用74LS90设计任意进制计数器
相关推荐
12-02
设计与实现一个基于Java的绿植租赁系统,并附带源代码
12-02
flask-bp是一个综合模板,专为基于烧瓶的项目设计
12-02
health-ask: 毕业设计题目为构建一个基于搜索引擎优化的健康问答系统
12-02
VHDL课程设计报告的改写: 课程设计报告基于VHDL语言撰写
12-02
设计报告基于VHDL的交通灯系统(EDA课程项目)
12-02
设计一款基于VHDL的万年历
12-02
论文研究-基于FPGA的全数字锁相环的设计与实现 .pdf下载
12-02
基于智能制造数字化企业平台,西门子实现了从设计到制造的全程打造
12-02
设计与实现一个基于P2P架构的即时通信系统
12-02
设计一个基于TMS320VC5509和TLV320AIC23的语音通信系统