首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
49
> 基于VHDL语言的24进制计数器
基于VHDL语言的24进制计数器
更新:
2024-07-13 16:08:14
大小:
141KB
推荐:
★★★★★
来源:
网友上传分享
类别:
C/C++ - 课程资源
格式:
RAR
反馈 / 投诉
文件下载
资源介绍
24进制计数器(基于VHDL语言)用VHDL语言书写
上一篇:
基于STM32的proteus仿真——电子时钟设计.rar
下一篇:
交通灯控制系统设计(基于单片机的设计——实验箱或 Proteus 仿真)
相关推荐
12-02
基于VHDL语言实现的打地鼠实验代码
12-02
基于PIC24的16位单片机C语言编程
12-02
使用MAX+PLUS II的图形编辑器设计一个具有3位的十进制加法计数器,并采用VHDL语言来设计D触发器
12-02
一个基于QUARTUS II 9的4位异步二进制减法计数器
12-02
VHDL设计的10进制加减计数器状态机
12-02
使用VHDL语言设计的基于FPGA的60进制减法器
12-02
基于VHDL语言的半加器
12-02
基于JK触发器的11进制计数器在multisim10环境下的仿真源文件
12-02
设计一个基于JK触发器的七进制计数器
12-02
基于VHDL语言设计的四位加法器和比较器