首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> Verilog数字计时器代码
Verilog数字计时器代码
更新:
2024-07-13 16:15:32
大小:
2KB
推荐:
★★★★★
来源:
网友上传分享
类别:
硬件开发 - 开发技术
格式:
V
反馈 / 投诉
文件下载
资源介绍
用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能
上一篇:
数字跑表课程设计论文
下一篇:
verilog数字跑表
相关推荐
12-02
倍福 ethercat 栈源代码
12-02
Open_File的源代码
12-02
全套 PCI 设备驱动源代码
12-02
基于FPGA的PCI数据采集程序,涉及SDRAM控制、PCI9054时序控制功能,采用Verilog语言开发,并在Quartus环境下进行构建
12-02
论文中SIFT、PCA-SIFT和SURF的源代码
12-02
PCA-SIFT源代码
12-02
查询adsl错误代码
12-02
Javascript/CSS 多文件代码合并、安全压缩、优化(PHP版)下载
12-02
PDFBox For .Net C# 代码例子(包含源文件)下载
12-02
freemark首次使用代码,(包括freemarker.jar,模板xml以及java调用代码)下载