湖南大学的EDA实验报告

1、设计一个同步的十进制加计数器，状态为0→1→2→3→4→5→6→7→8 →9→0…，带清零端。 2、用上面设计的十进制计数器打包，设计一个三位的十进制计数器，具体 进制为本人学号前加1(如学号为1 号，则设计一个101 进制的计数器），下载验证要求用七段数码管显示。