首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
47
> 在Proteus仿真环境中实现的八位二进制加法电路
在Proteus仿真环境中实现的八位二进制加法电路
更新:
2024-05-18 08:45:26
大小:
217KB
推荐:
★★★★★
来源:
网友上传分享
类别:
嵌入式 - 课程资源
格式:
DSN
反馈 / 投诉
文件下载
资源介绍
1. 八位二进制加数与被加数输入 2. 三位数码管显示 3. 三位十进制加数与被加数的输入
上一篇:
74LS系列芯片全中文资料(PDF)
下一篇:
ALU 74LS181设计
相关推荐
12-02
在Proteus仿真环境中,实现两片单片机之间的串行通信的程序及仿真图
12-02
在Proteus仿真环境中实现的八位二进制加法电路