华为_数字前端_Verilog学习资料.pdf下载

Verilog HDL入门教程。硬件描述语言HDL（Hardware Description Language ）是一种用形式化方法来描述数字电路和 数字逻辑系统的语言。数字逻辑电路设计者可利用这种语言来描述自己的设计思想，然后利用 EDA工具进行仿真，再自动综合到门级电路，最后用ASIC或FPGA实现其功能。