首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> 异步十进制加法计数器(上升沿触发)(D)(设计方案1).zip下载
异步十进制加法计数器(上升沿触发)(D)(设计方案1).zip下载
更新：
2024-07-13 15:36:50
大小：
15KB
推荐：
★★★★★
来源：
网友上传分享
类别：
硬件开发 - 开发技术
格式：
ZIP
反馈 / 投诉
文件下载
资源介绍
本电路实现了异步十进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
上一篇:
同步六进制加法计数电路(D).zip
下一篇:
带异步复位和计数使能控制的8位二进制减法计数器设计
相关推荐
12-02
异步十四进制加法计数器(上升沿触发)(D).zip下载
12-02
异步十二进制加法计数器(上升沿触发)(D).zip下载
12-02
异步十进制加法计数器(上升沿触发)(D)(设计方案1).zip下载
12-02
异步十六进制加法计数器(上升沿触发)(D)(设计方案1、2).zip下载
