登录 注册
当前位置:主页 > 资源下载 > 41 > 实验报告：设计一个Verilog数字钟

实验报告：设计一个Verilog数字钟

  • 更新：2024-07-13 15:41:14
  • 大小：461KB
  • 推荐：★★★★★
  • 来源：网友上传分享
  • 类别：嵌入式 - 行业
  • 格式：DOC
文件下载

资源介绍

设计一个多功能数字时钟，具有时分、秒计数显示、闹钟功能
相关推荐

热门标签

资源声明

本站所有软件、应用、教程内容均由小编以及网友收集资料和整理而来，其著作权归原作者所有，仅供学习和研究使用，如有侵犯你版权的，请发邮箱jdjdokok@163.com指出，本站将立即改正。

酷码网　 粤ICP备2024314634号