登录 注册
当前位置:主页 > 资源下载 > 48 > 设计一个24进制计数器，采用Verilog自顶向下的方法，并应用于FPGA

设计一个24进制计数器，采用Verilog自顶向下的方法，并应用于FPGA

  • 更新：2024-07-13 16:33:50
  • 大小：228KB
  • 推荐：★★★★★
  • 来源：网友上传分享
  • 类别：硬件开发 - 开发技术
  • 格式：ZIP
文件下载

资源介绍

使用Verilog自顶向下设计24进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在Basys2开发板验证通过。
相关推荐

热门标签

资源声明

本站所有软件、应用、教程内容均由小编以及网友收集资料和整理而来，其著作权归原作者所有，仅供学习和研究使用，如有侵犯你版权的，请发邮箱jdjdokok@163.com指出，本站将立即改正。

酷码网　 粤ICP备2024314634号