首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> 设计数字跑表采用Verilog语
设计数字跑表采用Verilog语
更新:
2024-07-13 16:16:08
大小:
413KB
推荐:
★★★★★
来源:
网友上传分享
类别:
硬件开发 - 开发技术
格式:
DOCX
反馈 / 投诉
文件下载
资源介绍
verilog设计的数字跑表: 1.具有暂停/启动功能; 2.具有重新开始功能; 3.用6个数码管分别显示百分秒、秒和分钟。
上一篇:
数字逻辑实验指导书
下一篇:
数字逻辑电路实验报告.doc
相关推荐
12-02
设计一款基于Verilog的数字竞赛抢答器
12-02
屏保壁纸采用黑客数字流设计
12-02
设计数字系统时采用VHDL
12-02
Verilog数字系统设计(夏宇闻) 第3版.zip下载
12-02
操作系统课程设计采用C++语
12-02
Verilog实现MD5全流水设计,采用64级流水线技术
12-02
举例说明:在卫星电源分系统可靠性设计与研究中,采用了一种数字签名的实现方案——ECC签名
12-02
卫星电源分系统可靠性设计与研究中采用的数字签名实现方案-ECC签名
12-02
车辆进出停车场的计数系统及状态机设计(采用Verilog HDL)
12-02
夏宇闻编著的《Verilog数字系统设计教程》第四版配套PPT课件