设计一款基于Verilog的数字竞赛抢答器

1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒钟，扬声器发出3秒的音响。 5、设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分. 打开qdq.xise,qdq_all.v是总文件，qdqpd，js1，jf分别是抢答判断，计时3S5S，记分显示