首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
9
> 时钟电路中的60进制计数器
时钟电路中的60进制计数器
更新:
2024-07-13 16:20:09
大小:
80KB
推荐:
★★★★★
来源:
网友上传分享
类别:
嵌入式 - 课程资源
格式:
DSN
反馈 / 投诉
文件下载
资源介绍
60进制计数器 Proteus仿真 7.4以上版本打开
上一篇:
数字钟的最终版设计.ms14
下一篇:
逻辑电路设计简易数字钟
相关推荐
12-02
在Multisim14中对60进制计数器进行仿真
12-02
成功在Multisim中仿真的具有34进制循环计数功能及数字显示的电路
12-02
基于FPGA的60进制计数器.zip下载
12-02
使用十进制计数器、译码器和显示器构建一个能实现十进制计数显示功能的电路,即实训七的内容
12-02
VHDL设计的60进制计数器
12-02
VHDL中的60进制时钟
12-02
由两个74160构成的60进制计数器
12-02
EWB电子时钟具有60进制的分钟(秒)计数器和24进制的小时计数器
12-02
实验报告中包含数字电路十进制计数器的代码及个人感想
12-02
时钟电路中的60进制计数器