首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
9
> VHDL程序:电子钟的60进制加法器
VHDL程序:电子钟的60进制加法器
更新:
2024-07-13 16:55:38
大小:
3KB
推荐:
★★★★★
来源:
网友上传分享
类别:
电信 - 行业
格式:
TXT
反馈 / 投诉
文件下载
资源介绍
电子钟60进制加法器VHDL程序
上一篇:
采用74LS192设计4/7进制计数器
下一篇:
数字电子钟实验报告有完整电路图
相关推荐
12-02
使用VHDL语言设计的基于FPGA的60进制减法器
12-02
VHDL程序对具有进位功能的8位加法器的描述
12-02
描述带进位的n位通用加法器的VHDL源程序
12-02
一个基于VHDL的十进制加法器
12-02
采用VHDL语言编写的8位加法器的程序代码
12-02
VHDL源程序及原理图的8位二进制计数器
12-02
VHDL设计的60进制计数器
12-02
VHDL中的60进制时钟
12-02
VHDL程序:电子钟的60进制加法器
12-02
基于VHDL语言编写了60进制和24进制的计数器