首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
41
> VHDL代码和逻辑图实现的Quartus II四位串行加法器
VHDL代码和逻辑图实现的Quartus II四位串行加法器
更新：
2024-07-14 09:55:38
大小：
350KB
推荐：
★★★★★
来源：
网友上传分享
类别：
硬件开发 - 开发技术
格式：
ZIP
反馈 / 投诉
文件下载
资源介绍
基于quartus II 实现的四位串行加法器 内含VHDL和逻辑图以及激励波形文件（VWF）
上一篇:
带进位的n位通用加法器 vhd源程序描述
下一篇:
32位二进制快速进位加法器 VHDL 源代码
相关推荐
12-02
VHDL代码和逻辑图实现的Quartus II四位串行加法器
