首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
49
> 六位十六进制可逆计数器与七段译码器的EDA设计
六位十六进制可逆计数器与七段译码器的EDA设计
更新:
2024-07-14 10:39:26
大小:
385KB
推荐:
★★★★★
来源:
网友上传分享
类别:
硬件开发 - 开发技术
格式:
RAR
反馈 / 投诉
文件下载
资源介绍
用MaxPlusII实现的六位可逆十六进制可逆计数器和七段译码器,在altera的芯片上亲测可用,用MaxPlusII打开顶层设计图以后,直接下载到芯片上就可以运行了。
上一篇:
1. 二进制可逆计数器CD4516
下一篇:
CD40192制作的带有置位和计数的原理图
相关推荐
12-02
六位十六进制可逆计数器与七段译码器的EDA设计