FPGA中Sdram的Verilog读写控制程序

基于verilog 的SDRAM（三星k4s641632）时序封装，在xilinx spartan 3 xc3s400上运行稳定。实现了先在SDRAM的一段地址上写入数据，然后不断的从这些地址上读出数据并通过串口送到PC，可以通过串口调试助手观察数据。代码里有详细的注释。