使用Verilog设计的摄像头

利用FPGA驱动ov7670，将采集到的视频流存放到SDRAM中，通过VGA进行读取显示，显示分辨率640*480(60hz),经过下板验证，采集图像清晰流畅，达到了基本要求。该工程所有代码全部独立完成。此设计是基于EP4C10F17C8开发板，可直接下板使用。其他开发板只需略做修改就可使用。