首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
45
> 优化五级流水线CPU:设计一级cache
优化五级流水线CPU:设计一级cache
更新:
2024-09-09 09:33:56
大小:
226KB
推荐:
★★★★★
来源:
网友上传分享
类别:
嵌入式 - 课程资源
格式:
ZIP
反馈 / 投诉
文件下载
资源介绍
采用一级cache设计对五级流水线CPU进行优化,Cache的工作原理是基于程序访问的局部性。根据程序的局部性原理,可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器,把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器,供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。
上一篇:
MIPS-lite Simulator 流水线模拟器实现
下一篇:
MIPSsim(MIPS指令系统模拟器)
相关推荐
12-02
优化五级流水线CPU:设计一级cache
12-02
设计了具有MIPS五级流水线的CPU并搭配了cache