登录 注册
当前位置:主页 > 资源下载 > 34 > 使用VHDL语言设计计数器

使用VHDL语言设计计数器

  • 更新：2024-09-29 14:22:50
  • 大小：191KB
  • 推荐：★★★★★
  • 来源：网友上传分享
  • 类别：嵌入式 - 课程资源
  • 格式：DOC
文件下载

资源介绍

用VHDL描写计数器，0-999 一、题目要求： 输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成： 1、十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）
相关推荐

热门标签

资源声明

本站所有软件、应用、教程内容均由小编以及网友收集资料和整理而来，其著作权归原作者所有，仅供学习和研究使用，如有侵犯你版权的，请发邮箱jdjdokok@163.com指出，本站将立即改正。

酷码网　 粤ICP备2024314634号