我使用Verilog HDL语言描述的课设项目是基于FPGA的洗衣机控制器

设计制作一个洗衣机的正反转定时控制线路。 1）控制洗衣机的电机作如下运转 定时开始――正转10S――暂停5S――反转10S――暂停5S――定时到停止 2）用2位七段数码管显示定时时间（S）。