北航计算机组成实验第六项目

Project6 VerilogHDL开发多周期处理器开发 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-Lite4＝{MIPS-Lite3，lb，lbu，lh，lhu，sb，sh，slti }。 b) MIPS-Lite3＝{MIPS-Lite2，addi，addiu， slt，j，jal，jr}。 c) MIPS-Lite2 指令集：addu，subu，ori，lw，sw，beq，lui。 d) 所有运算类指令均可以不支持溢出。 2. 处理器为单周期设计。