首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
16
> 北航计组P1：基于Verilog的简单部件与状态机设计
北航计组P1：基于Verilog的简单部件与状态机设计
更新：
2024-11-12 16:01:44
大小：
2KB
推荐：
★★★★★
来源：
网友上传分享
类别：
硬件开发 - 开发技术
格式：
RAR
反馈 / 投诉
文件下载
资源介绍
Verilog 实现 Splitter、 ALU、EXT、格雷码计数器、表达式状态机
上一篇:
北航计组代码（三）p4--Verilog单周期
下一篇:
verilog流水线多周期CPU设计
相关推荐
12-02
北航计组P1：基于Verilog的简单部件与状态机设计
12-02
北航计组P0-利用Logisim实现简单部件与状态机
