登录 注册
当前位置:主页 > 资源下载 > 21 > 计算机组成原理本科复习题2.rar下载

计算机组成原理本科复习题2.rar下载

  • 更新:2024-11-27 14:06:26
  • 大小:3.04MB
  • 推荐:★★★★★
  • 来源:网友上传分享
  • 类别:C - 后端
  • 格式:RAR

资源介绍

本科生期末试卷十一 一.选择题(每小题1分,共10分) 1.目前大多数集成电路生产中,所采用的基本材料为___a___。 A.单晶硅 B.非晶硅 C.锑化钼 D.硫化镉 2. 用16位字长(其中一位符号位)表示定点小数时,所能表示的数值范围是___c___。 A.0≤│N│≤1-2-(16+1) B.0≤│N│≤1-2-16 C.0≤│N│≤1-2-(16-1) D.0≤│N│≤1 3. 运算器虽有许多部件组成,但核心部件是___b___。 A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器 4. 某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是___a___。 A.0--1M B.0--4MB C.0--4M D.0-¬-1MB 5. 常用的虚拟存贮系统由___a___两级存贮器组成,其中辅存是大容量的磁表面存贮器。 A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存 6. 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用___c___。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 7. 为确定下一条微指令的地址,通常采用断定方式,其基本思想是___c___。 A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址 C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址 8. 描述PCI总线中基本概念不正确的句子是___c_d__。 A.PCI总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C.PCI设备一定是主设备 D.系统中只允许有一条PCI总线 9. 为了使设备相对独立,磁盘控制器的功能全部转移到设备中,主机与设备间采用____a__接口。 A.SCSI B.专用 C.ESDI D.RISC 10. I/O标准接口SCSI中,一块主适配器可以连接___b___台具有SCSI接口的设备。 A.6 B.7 C.8 D.10 二.填空题(每小题3分,共24分) 1.IEEE754标准,一个浮点数由A___符号位___、阶码E、尾数M三个域组成。其中阶码E的值等于指数的B___真值___加上一个固定C___偏移量___。 2. 相联存储器不按地址而是按A___内容___访问的存储器,在cache中用来存放B___行地址表___,在虚拟存储器中用来存放C___页表快表___。 3. 指令操作码字段表征指令的A___操作特性和功能___,而地址码字段指示B___操作数地址___。微小型机中多采用C___二地址 单地址 0地址___混合方式的指令格式。 4. CPU从A___存储器___取出一条指令并执行这条指令的时间和称为B___取指周期___。由于各种指令的操作功能不同,各种指令的时间和是不同的,但在流水线CPU中要力求做到C___一致___。 5. 微型计算机的标准总线从16位的A___ISA___总线发展到32位的B___eisa___总线,又进一步发展到64位的C___pci___总线。 6. 显示适配器作为CRT和CPU的接口由A___刷新___存储器、B___显示___控制器、C___rombios___三部分组成。 7. 根据地址格式不同,虚拟存贮器分为A___页式___、B___段式___和C___段页式___三种。 8. CPU从主存取出一条指令并执行该指令的时间叫做A___取指周期___,它常用若干个B___机器周期___来表示,而后者又包含有若干个C___时钟周期___。 三.应用题 1.(11 分)图B11.1为某ALU部件的内部逻辑图,图中S0、S1为功能选择控制端,Cin为最低位的进位输入端,A(A1-A4)和B(B1-B4)是参与运算的两个数,F(F1-F4)为输出结果,试分析在S0,S1,Cin各种组合条件下输出F和输入A,B,Cin的算术关系。 图B11.1 2.(11分)设有两个浮点数x=2Ex×Sx,y=2Ey×Sy,Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。若尾数4位,数符1位,阶码2位,阶符1位,求x+y=?并写出运算步骤及结果。 3.(11分)机字长32位,常规设计的存储空间≤32M,若将存储空间扩展到256M, 请提出一种可能方案。 4.(11分)今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作, 今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问:(1)流水线的操作周期应设计为多少? (2)若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第二条指令要推迟多少时间进行。 (3)如果在硬件设计上加以改进,至少需推迟多少时间? 5.(11分)画出PCI总线结构框图,说明HOST总线、PCI总线、LAGACY总线的功能。 6.(11分)若设备的优先级依次为CD-ROM、扫描仪、硬盘、磁带机、打印机,请用标 准接口SCSI进行配置,画出配置图。