Tidre demo应用程序：展示正则表达式加速器Tidre的性能

Tidre演示 Tidre是由创建的用于匹配正则表达式的FPGA加速器。 正则表达式被烘焙到比特流中，但是所有内容都可以从给定的正则表达式自动生成，一旦有了比特流，匹配速度就可以比FPGA的PCIe链接跟上。 比特流生成器目前是封闭源，但我们确实提供了两个演示比特流，用于通过Amazon AWS进行评估。 这些都是： agfi-095f5880469ff5b8e ：匹配.*[Tt][Aa][Xx][Ii].* 。 agfi-028fcd53df79020d9 ：匹配.*[tT][eE][rR][aA][tT][iI][dD][eE][ \t\n]+[dD][iI][vV][iI][nN][gG][ \t\n]+([sS][uU][bB])+[sS][uU][rR][fF][aA][cC][eE].* 。 两者具有相同的性能-只要符合时序，FPGA设计就不会在乎正则表达式的复杂性。