复习广工数字逻辑与EDA设计考试的重点

• 分数比例：教材第1～3章、后续章节各约占50%。 • 题型包括： • 填空题（1’×6+7×2’=20’） • 单选题（1’×20=20’） • 分析题（1-4题每题5分，第五题10分，共30分）  卡诺图化简，组合电路、时序电路分析  Verilog HDL编程：组合电路、时序电路 综合设计：Verilog HDL编程题（第1题10分，第2题20分，共30分） 组合电路模块、测试平台综合设计 FSM设计与实现