登录 注册
当前位置:主页 > 资源下载 > 10 > VHDL的规则级描述

VHDL的规则级描述

  • 更新:2024-06-12 22:19:32
  • 大小:1.01MB
  • 推荐:★★★★★
  • 来源:网友上传分享
  • 类别:硬件开发 - 开发技术
  • 格式:PDF

资源介绍

vhdl规则集.目的 规范 VHDL 的设计风格,保证代码的可读性、重用性及与现有 EDA 工具 的一致性,从而形成对设计代码的标准化管理。 2.范围 本标准规定了 VHDL 代码设计规范。 本标准适用于 COMBA 公司技术中心。 3.术语说明本规范使用的术语解释如下: 级别: 指该规则遵循的级别,有两个级别,分别为推荐和规定。 推荐: 表示在一般情况下必须遵循该规则。 规定: 表示必须严格遵守该规则。 说明: 对此规则或准则的必要的解释。 示例: 对此规则举例进行说明,示例分为正例和反例。 正例: 对此规则或准则给出的正确示例。 反例: 对此规则或准则给出的反面示例