-
简单示例-机器人动力学与控制-word版下载
资源介绍
5.11 简单示例
下面是图 5 - 7中4 - 1多路选择电路的门级描述。注意因为实例名是可选的 (除用于实例数组
情况外)，在门实例语句中没有指定实例名。
m o d u l e M U X 4 x 1 (Z , D 0 , D 1 , D 2 , D 3 , S 0 , S 1) ;
o u t p u t Z;
i n p u t D 0 , D 1 , D 2 , D 3 , S 0 , S 1;
a n d (T 0 , D 0 , S 0 b a r , S 1 b a r) ,
(T 1 , D 1 , S 0 b a r , S 1) ,
(T 2 , D 2 , S 0 , S 1 b a r) ,
(T 3 , D 3 , S 0 , S 1) ,
n o t (S 0 b a r , S 0) ,
(S 1 b a r , S 1) ;
o r (Z , T 0 , T 1 , T 2 , T 3 ,) ;
e n d m o d u l e
如果或门实例由下列的实例代替呢 ?
o r Z (Z , T 0 , T 1 , T 2 , T 3); //非法的Verilog HDL表达式。
注意实例名还是Z，并且连接到实例输出的线网也是 Z。这种情况在Verilog HDL中是不允
许的。在同一模块中，实例名不能与线网名相同。
5.12 2-4解码器举例
图5 - 8中显示的2 - 4解码器电路的门级描述如下：
m o d u l e D E C 2×4 (A , B , E n a b l e , Z) ;
i n p u t A , B , E n a b l e;
o u t p u t [0:3] Z ;
w i r e Abar, Bbar;
n o t # ( 1 , 2 )
V 0 (A b a r , A) ,
V 1(Bbar, B) ;
n a n d # (4,3)
N 0 (Z[3], Enable, A,B) ,
N 1 (Z[0], Enable, Abar,Bbar) ,
N 2 (Z[1], Enable, Abar,B) ,
N 3 (Z[2], Enable, A,Bbar) ,
e n d m o d u l e
46 Verilog HDL 硬件描述语言
下载
图5-7 4-1多路选择电路