数字电子钟的设计采用VHDL语言实现

本设计的数字钟,要求显示格式为小时—分钟—秒钟，分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准，CLK1为4HZ，分频后用来作为计时基准时钟。CLK2为10KHZ，用来作为扫描基准时钟，分频后作为百分秒计时时钟。