VHDL语言编写的8位ALU运算器

（1）按照实验要求设计简单ALU，能执行8种操作，分别为： 1）加、减、增1、减1等4种8位算术运算； 2）与、或、非、异或等4种8位逻辑运算。 实现上，可以用一位M 作为进行算术运算或逻辑运算的控制位，M=0 时进行算术运算，M=1 时进行逻辑运算。另外用2位来表示4种操作。 （2）实现一些基本的PSW标志位： 1）进位/借位的输出标志位C； 2) 运算结果为零的输出标志位Z； 3) 运算结果为溢出的输出标志位V； 4) 运算结果为负数的输出标志位N。 （3）加减必须用最基本的1位全加器fa作为基础，可以采用直接由8次1位运算得到8位的操作；也可以先构造4位加法器，再进一步实现8位加减运算。 注意：算术运算的两个操作数要求都是带符号数，即1位符号位和7位数据位。