首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
34
> 十六位全加器的设计构成原理课程项目
十六位全加器的设计构成原理课程项目
更新:
2024-07-14 09:20:20
大小:
383KB
推荐:
★★★★★
来源:
网友上传分享
类别:
嵌入式 - 课程资源
格式:
RAR
反馈 / 投诉
文件下载
资源介绍
本课程设计关于十六位全加器,采用Max-plusII设计逻辑电路并且进行仿真。该课程设计压缩包里面除了拥有课程设计的所有报告文件外,还拥有由Max-plusII设计的各个部件的pdf。
上一篇:
8位ALU运算器(VHDL语言)
下一篇:
8位二进制计数器vhdl源程序及原理图
相关推荐
12-02
源代码和报告文档构成的编译原理课程设计
12-02
电子时钟代码的设计项目基于微机原理课程
12-02
设计一个秒表的微机原理课程项目
12-02
源码和报告册构成了操作系统课程设计的文件资源管理器项目
12-02
进程调度系统的设计 - 操作系统原理课程项目
12-02
交通信号灯系统的设计:微机原理与接口课程项目
12-02
十六位全加器的设计构成原理课程项目
12-02
设计并实现基本模型机的加减法指令,作为计算机组成原理课程项目的一部分
12-02
华科计算机组成原理课程中的运算器设计项目(HUST),已完成全部11关的Logisim模拟
12-02
基于SystemView设计时分复用数字基带信号传输的通信原理课程项目