首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> 可逆的同步六进制加减法计数器(D).ms7
可逆的同步六进制加减法计数器(D).ms7
更新:
2024-07-14 10:39:44
大小:
289KB
推荐:
★★★★★
来源:
网友上传分享
类别:
硬件开发 - 开发技术
格式:
MS7
反馈 / 投诉
文件下载
资源介绍
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
上一篇:
74LS192的功能表
下一篇:
同步六进制加减法可逆计数器(JK).ms7
相关推荐
12-02
六位十六进制可逆计数器与七段译码器的EDA设计
12-02
JK型可逆六进制同步加减法计数器.ms7
12-02
可逆的同步六进制加减法计数器(D).ms7