TerosHDL for VSCode: An IDE for VHDL and Verilog SystemVerilog

指数 代码段和语法 Beta Verilog / SV原理图查看器 项目经理（目前仅支持VUnit 未来的工作 类似项目 1.简介 我们的理念是：思考硬件，开发硬件，利用软件工具。 TerosHDL的目标是使FPGA开发更容易，更可靠。 它是一个功能强大的开源IDE。 请访问文档网站以获取完整的IDE描述：（ https://terostechnology.github.io/terosHDLdoc/ ） 2.谢谢 Verilog HDL / SystemVerilog（ https://marketplace.visualstudio.com/items?itemName=mshr-h.VerilogHDL ） VUnit（ https://vunit.github.io/ ） VSG（ https://github.com/jeremiah-c-leary/vhdl-st