首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> 设计一个基于24进制和60进制的计时器
设计一个基于24进制和60进制的计时器
更新:
2024-07-13 16:59:50
大小:
293KB
推荐:
★★★★★
来源:
网友上传分享
类别:
IT管理 - 信息化管理
格式:
DOC
反馈 / 投诉
文件下载
资源介绍
24进制/60进制计时器设计,EDA 基于VHDL硬件描述语言设计
上一篇:
数字电路课程设计—数字电子钟
下一篇:
数字电子钟multisim仿真设计
相关推荐
12-02
使用VHDL语言设计的基于FPGA的60进制减法器
12-02
设计一个用于篮球比赛24秒计时器的数电系统---基于proteus
12-02
设计一个基于JK触发器的七进制计数器
12-02
EWB电子时钟具有60进制的分钟(秒)计数器和24进制的小时计数器
12-02
设计一个基于24进制和60进制的计时器
12-02
设计一个24进制计数器,采用Verilog自顶向下的方法,并应用于FPGA
12-02
设计一个基于FPGA的系统,采用Verilog语言实现计时器和倒计时功能
12-02
基于VHDL语言编写了60进制和24进制的计数器
12-02
设计一个EDA实现的二十四进制和六十进制计数器
12-02
设计一个具有异步复位功能和计数使能控制的8位二进制减法计数器