首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
29
> 设计一个基于JK触发器的七进制计数器
设计一个基于JK触发器的七进制计数器
更新:
2024-07-14 10:35:38
大小:
33KB
推荐:
★★★★★
来源:
网友上传分享
类别:
硬件开发 - 开发技术
格式:
RAR
反馈 / 投诉
文件下载
资源介绍
用JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
上一篇:
八位有符号加法器.docx
下一篇:
qml 弹出自定义窗口(模态对话框)
相关推荐
12-02
使用MAX+PLUS II的图形编辑器设计一个具有3位的十进制加法计数器,并采用VHDL语言来设计D触发器
12-02
一个基于QUARTUS II 9的4位异步二进制减法计数器
12-02
基于D触发器设计的数字逻辑模6计数器实现电路
12-02
基于JK触发器的11进制计数器在multisim10环境下的仿真源文件
12-02
设计一个基于74LS161的自启动扭环形计数器 (2011年)
12-02
六位十六进制可逆计数器与七段译码器的EDA设计
12-02
设计一个基于JK触发器的七进制计数器
12-02
设计一个六位十进制的EDA计数器
12-02
使用十进制计数器、译码器和显示器构建一个能实现十进制计数显示功能的电路,即实训七的内容
12-02
设计一个基于555定时器的计数器