首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
44
> 99以内的VHDL计数器
99以内的VHDL计数器
更新:
2024-10-02 08:06:26
大小:
2KB
推荐:
★★★★★
来源:
网友上传分享
类别:
其它 - 开发技术
格式:
TXT
反馈 / 投诉
文件下载
资源介绍
用VHDL实现0-99计数并在两个数码数码管上显示出来。
上一篇:
1-8位串行全加器设计-vhdl
下一篇:
vhdl-tool.msi
相关推荐
12-02
99以内的VHDL计数器
12-02
使用MAX+PLUS II的图形编辑器设计一个具有3位的十进制加法计数器,并采用VHDL语言来设计D触发器
12-02
VHDL设计的10进制加减计数器状态机
12-02
VHDL源程序及原理图的8位二进制计数器
12-02
VHDL设计的60进制计数器
12-02
VHDL代码实现的24位计数器
12-02
基于VHDL语言编写了60进制和24进制的计数器
12-02
基于VHDL语言的24进制计数器
12-02
设计一个基于VHDL的可逆计数器实验
12-02
计数器程序可显示从0至99的数字