首页
资源下载
云计算
人工智能
信息化管理
前端
区块链
后端
大数据
存储
安全技术
开发技术
操作系统
数据库
服务器应用
游戏开发
物联网
硬件开发
移动开发
网络技术
考试认证
行业
行业研究
课程资源
跨平台
音视频
登录
注册
当前位置:
主页
>
资源下载
>
50
> 数字跑表采用Verilog HDL语言实现
数字跑表采用Verilog HDL语言实现
更新:
2024-07-13 16:03:32
大小:
237KB
推荐:
★★★★★
来源:
网友上传分享
类别:
专业指导 - 课程资源
格式:
RAR
反馈 / 投诉
文件下载
资源介绍
verilog HDL 数字跑表 源程序 适用于 verilog HDL初学者 verilog HDL 数字跑表 源程序也可以用于课程设计
上一篇:
基于STM32的proteus仿真——电子时钟设计.zip
下一篇:
数字电子钟的设计的Proteus软件实现及软硬件仿真
相关推荐
12-02
数字电子钟的设计采用VHDL语言实现
12-02
设计一个基于FPGA的系统,采用Verilog语言实现计时器和倒计时功能
12-02
数字跑表程序采用VHDL语言实现
12-02
设计数字跑表采用Verilog语
12-02
数字跑表是采用Verilog HDL编写的
12-02
实现数字跑表的Verilog实现
12-02
Verilog实现的数字跑表
12-02
数字跑表采用Verilog HDL语言实现
12-02
Verilog语言实现的数字电子钟课程设计
12-02
用Verilog语言实现数字秒表功能,作为基本逻辑设计中分频器练习的一部分